This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08083488 A

(43) Date of publication of application: 26.03.96

(51) Int. Cl

G11C 11/409 H01L 27/04 H01L 21/822 // H03F 3/45

(21) Application number: 06217186

(22) Date of filing: 12.09.94

(71) Applicant:

FUJITSU LTD

(72) Inventor:

FUJIOKA SHINYA

(54) DIFFERENTIAL AMPLIFIER CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT USING IT

(57) Abstract:

PURPOSE: To speed up the operation of differential amplification while suppressing current consumption by driving the TRs which form a current limiter circuit of a differential amplifier circuit in which a first and a second series transistor circuits are connected in parallel, using signals of a specified waveform.

CONSTITUTION: A first series TR circuit which is formed by load TRs, Q1 and Q2, TR Q5, etc., whose gates are impressed with a reference voltage and a similar second series TR circuit are connected in parallel to constitute the differential amplifier circuit together with the TR Q7, etc., of a current limiter circuit connected to these series TR circuits. This TR Q7 is controlled by the clocks CLK outputted by the inverter 12 which is given the power source voltage $V_{\rm cc}$ only during a required period by the process that logical products of the clocks and the clocks delayed by a delay section D at the NAND gate feed L signals to the gate of PMOSFET only during a required period. Consequently, when the activation signal is activated, a large current

temporarily flows, increasing the operation speed of the differential amplifier while suppressing increase of current consumption.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-83488

(43)公開日 平成8年(1996)3月26日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

G11C 11/409

HO1L 27/04 21/822

G11C 11/34

354 A

H01L 27/04

M

審査請求 未請求 請求項の数4 OL (全 7 頁) 最終頁に続く

(21)出願番号

(22)出願日

特願平6-217186

平成6年(1994)9月12日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72) 発明者 藤岡 伸也

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 石田 敬 (外3名)

(54) 【発明の名称】 差動増幅回路及びそれを使用した半導体集積回路

(57)【要約】

本発明は、消費電流の増加を抑えたまま差層 【目的】 増幅回路の動作速度を向上させることを目的とする。


【構成】 負荷トランジスタTD1,TD2:01,02 とゲートに 入力信号が印加されるトランジスタTI1:05とを直列に接 続した第1の直列回路と、第1の直列回路と略同一の特 性を有し第1の直列回路と並列に接続された第2の直列 回路TD3, TD4, T12:03, 04, 06と、第1の直列回路と第2の 直列回路に直列に接続され、活性化信号が印加された時 に導通状態になる電流制限回路TG:07 とを備え、活性状 態で、2つの入力信号の差を増幅して出力する差動増幅 回路において、電流制限回路は、活性化信号が活性状態 に切り換わった時に一時的に大きな第1の電流量を流 し、その後活性化信号が活性状態にある時には第1の電 流量より小さい第2の電流を流す。

本発明の第1実施例

(1)回路

CLK1 HK T1

(2)駆動信号波形



【特許請求の範囲】

【請求項1】 負荷トランジスタ (TD1、TD2:Q 1、Q2)と、ゲートに入力信号が印加されるトランジ スタ (T I 1: Q 5) とを直列に接続した第1の直列回 路と、

該第1の直列回路と略同一の特性を有し、前記第1の直 列回路と並列に接続された第2の直列回路(TD3、T D4、TI2:Q1、Q2、Q6)と、

並列に接続された前記第1の直列回路と前記第2の直列 回路に直列に接続され、活性化信号が印加された時に導 通状態になる電流制限回路 (TG:Q7) とを備え、前 記活性化信号が前記電流制限回路に印加された状態で、 前記第1の直列回路と前記第2の直列回路に入力される 2つの入力信号の差を増幅して出力する差動増幅回路に

前記電流制限回路は、前記活性化信号が活性状態に切り 換わった時に一時的に大きな第1の電流量を流し、その 後前記活性化信号が非活性状態にある時には前記第1の 電流量より小さい第2の電流を流すことを特徴とする差 動増幅回路。

前記電流制限回路はゲートに前記活性化 【請求項2】 信号が印加されるトランジスタ (T1) であり、

前記活性化信号(CLK1)は、非活性状態の時には前 記トランジスタをオフ状態にさせ、活性状態に切り換わ った時に前記トランジスタに前記第1の電流量の電流が 流れるように一時的に大きな第1の電圧になり、その後 前記トランジスタに前記第2の電流量の電流が流れるよ うに前記第1の電圧より小さい第2の電圧になることを 特徴とする請求項1に記載の差動増幅回路。

【請求項3】 前記電流制限回路は、ゲートに第1の活 30 性化信号が印加される第1のトランジスタ(T2A) と、ゲートに第2の活性化信号が印加される第2のトラ ンジスタ (T2B) を並列に接続した回路であり、 前記第1の活性化信号(CLK2A)は、非活性状態の 時には前記第1のトランジスタをオフ状態にさせ、活性 状態の時には前記第1のトランジスタをオン状態にさ

前記第2の活性化信号(CLK2B)は、非活性状態の 時には前記第2のトランジスタをオフ状態にさせ、活性 状態の所定期間のみ前記第2のトランジスタをオン状態 40 にさせ、活性状態のの残りの期間は前記第2のトランジ スタをオフ状態にさせることを特徴とする請求項1に記 載の差動増幅回路。

【請求項4】 請求項1乃至3のいずれか1項に記載の 差動増幅回路を備えることを特徴とする半導体集積回 路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路等で使

半導体集積回路に関し、特に消費電力低減のために差電 圧が入力される入力部に直列に接続され、非活性状態で はオフ状態になる電流制限回路を有する差動増幅回路及 びそれを回路の一部に使用した半導体集積回路に関す

[0002]

る。

【従来の技術】MOSLSIでは、データバス等のバス 対の差電位を増幅する回路が広く使用される。従来はイ ンバータを使用したフリップフロップ回路が使用されて きたが、この回路では入力インピーダンスが低いため、 グリッヂ耐性等に問題があった。このような問題を解決 するため、従来は入力インピーダンスの大きなCMOS 差動増幅回路を使用していた。更に、СМОS差動増幅 回路においては、DCロード等の振幅を制限する方法を 併用することで、高速化が実現された。

【0003】図13はこの目的で使用される差動増幅回 路ブロックを示す図である。図において、IN1とIN 2は入力を、OUTは出力を、Avは差動増幅回路の増 幅率を示す。2つの入力 I N 1 と I N 2 の差 Δ V に対し て、Av×ΔVの出力OUTが得られる。図14は差動 増幅回路として使用される従来の代表的な回路例を示す 図である。

【0004】図14に示すように、入力IN1がゲート に印加される第1のトランジスタTI1は、並列に接続 されたPMOSトランジスタTP1とTP2に直列に接 続され、第1の直列回路を構成する。同様に入力 IN2 がゲートに印加される第2のトランジスタTI2は、並 列に接続されたPMOSトランジスタTP3とTP4に 直列に接続され、第2の直列回路を構成する。TP2, TP3をカレントミラーとすることで、第1、第2の直 列回路に同じ電流を流すことができる。また、能動負荷 としてはたらくため、回路のゲインを高くすることがで きる。また、TI1, TI2は、その特性が等しくなる ようにする必要がある。第1及び第2の直列回路は並列 に接続され、更に、電流制限回路を構成するトランジス タTGが直列に接続される。TGがオン状態の時には、 TGに一定の電流が流れ、入力IN1とIN2によっ て、第1と第2の直列回路に流れる電流の比率が変化 し、入力IN1とIN2の差ΔVに対応した電位変化が 出力OUTに現れる。

【0005】クロック信号CLKが「高(H)」である 時、図14の回路には、定常的に電流が流れ、消費電力 が大きい。そこで、この回路を使用しない時には、クロ ック信号CLKを「低(L)」にして、電流制限回路の TGをオフ状態にして、貫通電流が流れないようにし て、消費電力を低減している。また、no1, no2が フローティングにならないようにTP2,TP3でVI NTにショートする。使用する場合には、クロック信号 CLKが「H」になり、動作状態になる。図14の回路 用される差動増幅回路及びそれを回路の一部に使用した 50 を使用した半導体集積回路では、クロック信号CLKは

30

40

3

外部より入力されてチップが活性状態(アクティブ)状態になり、図14の差動増幅回路もアクティブ状態になる。

[0006]

【発明が解決しようとする課題】図14の回路において、クロック信号CLK「L」で、回路が非活性(スタンバイ)状態の時、出力OUTのノードは電源電圧VINTにプリチャージされている。従って、クロック信号CLKが「H」になり、回路がアクティブ状態に変化した場合、差動入力が増幅されるまで時間がかかることになる。

【0007】図15は、スタンバイ状態からアクティブ状態に切り換わる場合の、各ノードの電位変化を示す図である。出力OUTのノードは電源電圧VINTにプリチャージされているため、クロック信号CLKが「H」になってから所定のレベルになるまである程度時間を要する。また、図14のような差動増幅回路の応答性は、電流制限回路の流す電流量に依存している。電流制限回路の流す電流量を大きくすれば差動増幅回路の応答は速くなるが、回路に流れる電流量が大きくなる。電流制限回路の電流値は、チップトータルの消費電流の規格で上限が制限される。

【0008】半導体集積回路では、消費電力の低減と共に、応答性、すなわち動作速度の向上も求められている。本発明はこのような点に鑑みてなされたものであり、差動増幅回路において、消費電力を低くしたままで、動作速度を向上させることを目的とする。

[0009]

【課題を解決するための手段】本発明の差動増幅回路は、負荷トランジスタと、ゲートに入力信号が印加されるトランジスタとを直列に接続した第1の直列回路と、第1の直列回路と略同一の特性を有し、第1の直列回路と略同一の特性を有し、第1の直列回路と略同一の特性を有し、第1の直列回路と略同の直列回路と、並列に接続された第1の直列回路と前記第2の直列回路に直列に接続され、活性化信号が印加された時に導通状態になる電流制限回路とを備え、活性化信号が電流制限回路に印加された状態で、第1の直列回路と前記第2の直列回路に入力される2つの入力信号の差を増幅して出力する差動増幅回路であり、上記目的を達成するため、電流制限回路は、活性化信号が活性状態に切り換わった時に一時的に大きな第1の電流量を流し、その後活性化信号が活性状態にある時には第1の電流量より小さい第2の電流を流すことを特徴とする。

[0010]

【作用】図1は本発明の原理を説明する図であり、電流制限回路に流れる電流の変化を示す。図1に示すように、電流制限回路の流す電流量を大きくすれば差動増幅回路の応答は速くなるが、電流量を大きくするとチップトータルの電流が増加し、その最大値ICCIを抑えることができなくなる。そこで、本発明では、電流制限回 50

路が、活性化信号が活性状態に切り換わった時に一時的に大きな第1の電流量を流し、その後活性化信号が活性状態にある時には第1の電流量より小さい第2の電流を流すようにする。活性状態に切り換わった直後、電流制限回路に一時的に大きな電流が流れるようにすれば応答は速くなる。活性状態に切り換わった後、出力が安定した状態になれば電流制限回路に流れる電流が小さくてもた状態になれば電流制限回路に流れる電流が小さくても

応答性の問題はない。消費電流は活性状態に切り換わった直後一時的に増加するが、その後は従来と同程度であり、活性状態全体に渡っての消費電流の増加は最小限に

【0011】以上のように、本発明では、電流制限回路に流れる電流を一時的に高めることで、スタンバイ状態からアクティブ状態への移行を高速に行えるようにしている。また、差動増幅回路の遮断周波数が高められるので、回路の周波数特性を示すゲインGと遮断周波数fcの積であるゲインバンド幅(GBW)も大きくすることができる。

[0012]

抑えられる。

【実施例】第1実施例は、図14の電流制限回路のトランジスタTGに使用する回路である。図2は本発明の第1実施例の回路を示す図であり、(1)が回路を、

(2)がその駆動信号波形を示す。図2に示すように、本実施例では、図14の回路と同様に、Nチャンネル型トランジスタを使用するが、そのゲートに印加されるクロック信号CLK1、すなわち活性化信号は、図2の

(2) に示すように、アクティブ状態に変化した直後の 短い時間 t だけは電源電圧 V C C になるが、所定時間経 過した後は内部電源電圧 V I I になる。 N チャンネル型 トランジスタのゲートに印加する電圧に応じて流れる電 流が変化するから、この回路に流れる電流も図1のよう に変化することになる。

【0013】図3は、第1実施例におけるクロック信号 CLK1を発生させる回路である。図3の回路において、入力INからクロック信号を入力させると、遅延部 DLで遅延されたクロック信号と、クロック信号の否定 論理積をとることにより、NANDゲートの出力は図2の時間 t の期間のみ「L」になる。このNANDゲートの出力は、PMOSFETのゲートに供給され、この時間 t の期間のみ PMOSFETを介して出力部のインバータI2の電源に内部電源電圧VINTより高い電源 EVCCが供給されることになる。入力されたクロック信号は2個のインバータI1とI2を経て出力されるので、出力されるクロック信号CLK1は、上記の期間 t のみ高い電圧になる図2に示す信号になる。

【0014】上記のように、クロック信号CLK1が高い電圧電源電圧VCCになる期間 t は、遅延部DLでの遅延量によって決定される。図4は、遅延部DLの回路を示す図であり、3個のインバータを接続した構成であり、途中に接続される抵抗要素の個数をレーザトリミン

グで設定することにより、遅延量が決定される。図3の 回路では、NANDゲートの出力が「H」レベルに変化 した時、PMOSFETをカットオフ状態にするが、N ANDゲートの出力は内部電源電圧VINTレベルであ り、電源電圧VCCの電源線に接続されるPMOSFE Tを完全にはカットオフできず、貫通電流が流れること があり得るという問題がある。この問題は、無視できる 場合もあるが、これを改善するため、NAND回路の出 力が高いレベルになるようにレベルシフタを用いたクロ ック信号発生回路の変形例を図5に示す。

【0015】図5の回路は、レベルシフタを用いた点を 除けば図3の回路をほぼ同様の動作を行うので、詳しい 説明は省略する。図5の回路においても、クロック信号 CLK1が高い電圧電源電圧VCCになる期間 t は、遅 延部DLでの遅延量によって決定される。この遅延部に も図4の回路が使用できるが、他の遅延回路も使用で き、図6は遅延部DLの他の回路例を示す図であり、2 個のインバータを接続した構成であり、途中に接続され る抵抗要素及び容量要素の個数をレーザトリミングで設 定することにより、遅延量が決定される。

【0016】第2実施例は、図14の電流制限回路のト ランジスタTGに使用する回路である。図7は本発明の 第2実施例の回路を示す図であり、(1)が回路を、

(2) がその駆動信号波形を示す。図7に示すように、 本実施例では、2個のNチャンネル型トランジスタを使 用し、そぞれのゲートにクロック信号CLK2AとCL K2Bが印加されるようにする。図2の(2)に示すよ うに、クロック信号CLK2Aは、アクティブ状態では 「H」、スタンバイ状態では「L」の信号であり、クロ ック信号CLK2Bは、アクティブ状態に変化した直後 30 の短い時間 t だけは「H」であり、それ以外は「L」の 信号である。この時間 t の期間だけは、2個のNチャン ネル型トランジスタがオン状態になるため、2つを合わ せた大きな電流が流れるが、それ以外のアクティブ状態 では、一方のNチャンネル型トランジスタのみがオン状 態になるため、流れる電流が小さくなり、図1に示すよ うな消費電流が得られる。

【0017】図8は、第2実施例におけるクロック信号 CLK2AとCLK2Bを発生させる回路である。V* としては内部電源電圧VINTが供給される。図8の回 40 路においては、入力 I Nからクロック信号を反転させた 信号を入力させると、インバータで反転されてクロック 信号CLK2Aが出力される。また、入力INから入力 された信号は、図3と同様に、遅延部DLで遅延された クロック信号と、NANDゲートで否定論理積をとら れ、NANDゲートの出力、すなわちCLK2Bは図2 の時間tの期間のみ「H」になる。

【0018】図8の回路においても、図3の回路と同様 に、クロック信号CLK2Bが「H」になる期間tは、 遅延部DLでの遅延量によって決定される。この遅延部 50 が「H」でデータを読み出し、「L」でデータの書き込

DLにも図4の回路が使用できる。図1のように電流制 限回路の電流を変化させるため、第1実施例では、トラ ンジスタのゲートに印加する電圧を変化させ、第2実施 例では並列に接続されたトランジスタの動作する個数を 変化させたが、これらを合わせて図1のように電流制限

回路の電流を変化させることも可能である。

【0019】第3実施例は、図7の第2実施例の回路を 使用し、クロック信号CLK2AとCLK2Bとして図 9に示すような信号を供給する。図9のようなクロック 10 信号CLK2AとCLK2Bを発生させるためには、図 8の回路において、V* として電源電圧VCCを供給す る。図9のような回路で、V* として電源電圧VCCを 供給した場合、第1実施例で説明したのと同様の理由 で、NANDゲートのPMOSFETを完全にはカット オフできず、貫通電流が流れるという問題が生じること があり得る。そこで、この場合も、図10に示すよう

【0020】次に、本発明の差動増幅回路を適用した半 導体記憶装置(メモリ)について説明する。図11は本 発明の差動増幅回路を適用したDRAMの全体構成を示 すブロック図である。図11に示すように、DRAM は、RAS系周辺回路と、CAS系周辺回路と、センス 系回路と、内部降圧回路と、メモリセルアレイとで構成 される。

に、レベルシフタを用いるようにしてもよい。

【0021】メモリセルアレイはマトリクス状に配置さ れ、ワード線とビット線に接続された複数のメモリセル で構成される。/RASが入力され、クロック発生回路 でRAS系の信号を発生する。この時、RAS系信号が 発生する前に/CASが入力されていた場合、モード判 定回路でセルフリフレッシュモードと判定される。RA S系の信号がアドレスバッファに入力されると、外部ア ドレスが取り込まれる。取り込まれた外部アドレスはデ コードされ、メモリセルアレイに到達し、ワード線選択 を行う。選択されたワード線に接続されたメモリセル は、読み出し時は保持データをビット線に出力し、セン スバッファで差動増幅し、書き込み時は外部より入力さ れたデータに対応し、センスバッファで増幅されたビッ ト線の情報をメモリセルに入力する。

【0022】/CASが入力され、クロック発生回路で CAS系の信号が発生する。発生した信号がアドレスバ ッファに到達すると、コラムアドレスが取り込まれる。 取り込まれたコラムアドレスが、行アドレスデコーダへ 到達すると、1又はそれ以上のビット線対が選択され る。ビット線対には、読み出し時には行アドレスで選択 されたワード線に接続されているメモリセル情報を読み 出し、書き込み時には外部データに対応した情報がセン スバッファで増幅される。

【0023】データの読み出し/書き込みは、外部信号 の/WE (ライトイネーブル) によって決まる。/WE

みが行われる。本発明はDRAMを構成する回路で、差動増幅回路を使用する部分すべてに適用可能である。差動増幅回路を使用するものとしては、内部降圧回路、データセンス回路がある。内部降圧回路を例として、適用例を説明する。

【0024】内部降圧回路は、チップがスタンバイ動作時に使用するスタンバイ用降圧回路と、アクティブ動作時に使用するアクティブ用降圧回路を別々に用意する。アクティブ用降圧回路は、/RASが「L」の時のみ動作する。スタンバイ用降圧回路は常時動作するので、消費電流を低く抑える。活性化信号(クロック信号)が活性状態になった時に、アクティブ用降圧回路が動作可能状態になるまで遅延が生じる。そこで、アクティブ用降圧回路は、本発明を適用したものとし、動作可能状態になるまでの時間を短かくする。【図8】第2集

【0025】図12はアクティブ用降圧回路を示す図である。図12のアクティブ用降圧回路では、スタンバイ時には、ノードn1とn2がVCC、n3がVII-Vthn(Q5、Q6の関値電圧)であり、Q2、Q3、Q5、Q6がオフ状態である。これらがオン状態になるまでこの差動増幅回路は動作しない。このオフ状態からオン状態になるまでの時間はQ7が流す電流に依存する。Q7にこれまで説明した第1乃至第3実施例の回路を適用することで、この差動増幅回路がスタンバイ状態からアクティブ状態になるまでの時間を短縮できる。

【0026】なお、スタンバイ状態からアクティブ状態になる時だけでなく、アクティブ時に、内部での大きな負荷変動により内部電圧が大きく変動する場合に、本発明のように、差動増幅回路の消費電流を増加させることで、内部電圧の安定動作と低消費電力化が可能である。以上のように、本発明を適用することにより、半導体集積回路において、消費電力を抑えつつ、動作速度を向上させることができ、メモリであれば、データアクセスの高速化が可能である。

[0027]

【発明の効果】以上説明したように、本発明によれば、消費電流の増加を抑えたまま差動増幅回路の増幅能力を高め、動作速度を向上させることが可能である。更に、本発明をLSIに適用すれば、消費電流の抑制とデータセンス及びアクセスの高速化が可能である。

【図面の簡単な説明】

【図1】本発明の原理説明図である。

【図2】本発明の第1実施例の回路及び駆動信号波形を示す図である。

8

【図3】第1実施例のクロック信号発生回路を示す図である。

【図4】図4のクロック信号発生回路でパルス幅を調整する回路を示す図である。

【図5】第1実施例のクロック信号発生回路の変形例を示す図である

【図6】図5のクロック信号発生回路でパルス幅を調整する回路を示す図である。

【図7】本発明の第2実施例の回路及び駆動信号波形を示す図である。

【図8】第2実施例のクロック信号発生回路を示す図である。

【図9】第3実施例の駆動信号波形を示す図である。

【図10】第3実施例のクロック信号発生回路の変形例 を示す図である。

7 【図11】本発明を適用したDRAMの全体構成を示す 図である。

【図12】図11のDRAMの内部降圧回路を示す図で まる

【図13】差動増幅回路を示す回路ブロックである。

【図14】従来の差動増幅回路を示す回路図である。

【図15】従来の差動増幅回路における遅延の発生を説明する図である。

【符号の説明】

1…通常メモリセルアレイ

30 2…冗長メモリセルアレイ

3…コラムデコーダ

4…冗長コラムデコーダ

8…制御回路

9…バースト・アドレス・カウンタ

10…アドレス切り換え回路

11…判定結果切り換え回路

21a、21b、22…冗長判定回路


12…入力切り換え回路


13…判定結果保持回路

[図1] [図3] [図8]

40








【図2】 【図4】 【図9】 図3の回路のパルス幅調整回路 第3実施例の駆動信号波形 本発明の第1実施例 (1) 回路 CLK2B vcc ÇLK2A VΙΙ (2)駆動信号波形 vcc CLK1 ٧IJ アクティブ 【図6】 図5の回路のパルス幅調整回路 【図5】 第1実施例のクロック信号発生回路の変形例 [図13] CLK1 差動增幅回路


【図7】

本発明の第2 実施例

(1)回路




(2)駆動信号波形




【図10】

第3 実施例のクロック信号発生回路の変形例




【図11】

本発明を適用したDRAMの全体構成




【図12】

図11のDRAMの内部降圧回路 (アクティブ動作用)




【図14】

従来の差動増幅回路



【図15】

遅延の発生の説明図



フロントページの続き

(51) Int.CI.6 // H 0 3 F 3/45 識別記号 庁内整理番号 FΙ

技術表示箇所